台灣 DRAM 之死 (七)

餘韻－－DRAM產業的展望

台灣 DRAM 產業不復在，但市場猶存，整個競爭的態勢又改變了。

首先， DRAM 製程的推進越來越困難，遠遠的被摩爾定律拋在身後。DRAM 的一個位元由一個電晶體和一個電容組成，電晶體負責讀、寫的開關，電容則以儲存電荷的有無來表示 “1” 或 “0” 的狀態。初中物理告訴我們電容值 (capacitance) 和電容的面積成正比。當製程微縮 1.4 倍時，電容值以平方的速率下降－也就是變成約一半，這讓電荷停留在電容的時間呈指數下降。就是這最基本的困難讓 DRAM 的製程由原先的驅動科技變成遠遠的落於邏輯線路和快閃記憶體之後。看國際半導體研發路線圖 (ITRS；International Research Roadmap for Semiconductors) 中 DRAM 製程的推進是  1X、1Y 甚或 1Z (就都是十幾奈米的製程)，而不是依摩爾定律從 20 nm、14 nm 到 10 nm，這代表 DRAM 製程進入十幾奈米之後，微縮以蝸牛步進行。如果製程推進如此費事而所得甚微，而無如摩爾定律的經濟效益，DRAM 產業的進展堪憂。目前已有考慮不用電容 (capacitorless) 而只用一個電晶體、使用電晶體通道的浮動體效應 (floating body effect) 儲存電洞以顯示 “1” 或 “0” 狀態的技術原型。如果此技術得以實施，DRAM 的製程可望再繼續往前推進幾個世代。

快閃記憶體過去其實也遭遇到一個瓶頸：當製程繼續微縮時，它所能承受的寫入次數驟然下降，這對高品質的永久記憶體是不可忍受的缺陷。但此問題已有解決方式－快閃記憶體製程開始採用三維方式：亦即在晶片上記憶體單元是一層一層的堆疊。好有一比：以前半導體都是在晶片上蓋平房，而現在開始蓋摩天大樓，建物的容積率當然大為增加。由於在單位面積上的位元數可以大幅增加，製程可以放鬆些以提高記憶體性能，目前是用 40 nm 的製程，最高堆疊 64 層，每單元記憶體可以儲存三個位元。也就是在四倍的 40 nm 平方面積的晶圓基址上，可以建構出 192 位元！不久之後，三維快閃記憶體的每位元價格將低於傳統機械式硬碟，全面取代。

由於快閃記憶體製程走向 3D，且製程回走到 40 nm，它與 DRAM 製程的分道揚鑣也是勢所必然。儘管目前還有廠商還努力想要保持 DRAM 與快閃記憶體的綜效，但是在一維快閃記憶體與三維快閃記憶體分出高下之後，這樣的努力就變成枉然。所以 DRAM 製程的開發就無法再借快閃記憶體製程開發之力，但這也令原已困難重重的 DRAM 製程開發更加無助：DRAM 產業必須獨力負擔製程開發以及添購先進製程設備的費用。競爭的法則又改變了！

一些新興的記憶體 (emerging memory) 諸如 PC RAM、STT MRAM、ReRAM 等的出現也終將影響 DRAM 產業的競爭生態。這些記憶體的目標是速度與 DRAM 一樣快、永久儲存 (non-volatile)、低耗能，兼有 DRAM 與快閃記憶體的好處，儘管它們在價格上仍難以與 DRAM 及快閃記憶體匹敵，在傳統的 DRAM 應用領域也暫時難以撼動 DRAM 的地位，但是在新興起的應用領域上，諸如物聯網、穿戴式裝置、資料庫等，其節能與永久儲存的特性卻是 DRAM 無法單以價格來競爭的。從快閃記憶體對 DRAM 產業的衝擊學到的教訓：非線性的技術衝擊往往是最令人措手不及的，這些新興記憶體也可能再度改寫 DRAM 記憶體的競爭規則。

DRAM 的應用短期間不會驟然消失。雖然其製程進展緩慢，但是其傳統需求市場電腦及手機的成長也變得遲緩。已於產業之中、做為傳統市場的維持性投入，這樣的投資也許值得。但是如果要大興土木，全新出發？要看兩件事：一、DRAM 製程微縮還有幾個世代好走，沒有人會投入只剩三兩個世代的產業。二、新興記憶體的興起影響。這是一個重大決策。 (完)